پوریا فایل

عرضه کننده بهترین فایل فلش های سامسونگ ،ایسر و تبلت و گوشی چینی

پوریا فایل

عرضه کننده بهترین فایل فلش های سامسونگ ،ایسر و تبلت و گوشی چینی

بایگانی
نویسندگان
طبقه بندی موضوعی
کلمات کلیدی

مبانی نظری و پیشینه پژوهش مهارت های حرکتی (فصل دوم)

حل مشکل سریال A510F IMEI NULL

مبانی نظری و پیشینه پژوهش روانشناسی

مبانی نظری فصل دوم پایان نامه روانشناسی درباره نارسایی هیجانی

فصل دوم پایان نامه با موضوع سلامت

فصل دوم پایان نامه مفهوم سلامت روان از دیدگاه مکتب های مختلف

پاورپوینت مالیه‌ی عمومی و بودجه‌ی دولتی

پاورپوینت طرح اختلاط بتن

پاورپوینت فرهنگ در معماری

پاورپوینت تحلیل و بررسی دانشگاه معماری (نمونه خارجی)

پاورپوینت 99 اسلایدی مدیریت کارخانه شهنام طاهری

پاورپوینت ضوابط پارکینگ ها در مناطق مسکونی

پاورپوینت ساندویچ پانل

پاورپوینت قوانین و ضوابط آپارتمان سازی

پاورپوینت طرح ریزی واحد های صنعتی (جیمز م اپل)

پاورپوینت مدرسه هنر سنگاپور

پاورپوینت موتور های پله ای

پاورپوینت آثار و معماری برنارد چومی

پاورپوینت آراتا ایسوزاکی- معمار ژاپنی

پاورپوینت سیستمهای دودویی

پاورپوینت گروه مطالعاتی مجامع بین الملل Ripe

پاورپوینت مادربورد (35 اسلاید)

پاورپوینت آشنایی با طاق در معماری

پاورپوینت اینترنت ماهواره ای

پاورپوینت زندگینامه و آثار آنتونی گائودی

فایل فلش فارسی MT7-TL10 (رام فارسی MT7-TL10)بیلد326

مبانی نظری و پیشینه پژوهش نقص شنوایی و ناشنوایی (فصل دوم)

مبانی نظری و پیشینه پژوهش نیاز و سلسله مراتب نیازهای مزلو (فصل دوم)

مبانی نظری و پیشینه پژوهش همدلی (فصل دوم)

مبانی نظری و پیشینه پژوهش هوش سازمانی (فصل دوم)

عنوان انگلیسی مقاله: Fault tolerance and reliability in field programmable gate arrays
عنوان فارسی مقاله: ترجمه مقاله قابلیت اطمینان و تحمل پذیری در برابر خطا در آرایه های درگاه قابل برنامه ریزی فیلد
دسته: مقالات علمی و ISI
فرمت فایل ترجمه شده: WORD (قابل ویرایش)
تعداد صفحات فایل ترجمه شده: 30

دانلود زبان اصلی مقاله

ترجمه ی سلیس و روان مقاله آماده ی خرید می باشد.

چکیده:

        کاهش قابلیت اطمینان در سطح دستگاه و افزایش  تنوع در پروسه های within-die را می¬توان از مباحث بسیار مهم برای آرایه های درگاه با قابلیت برنامه ریزی-فیلد(FPGA)  دانست که منجر به توسعه ی پویای خطاها در طول چرخه ی عمر مدار ادغام یافته میشود. خوشبختانه، FPGA ها  توانایی پیکربندی مجدد در فیلد را در زمان اجرا دارند و از ان رو فرصت هایی را به منظور غلبه بر چنین خطاهایی فراهم می¬سازند. این طالعه یک بررسی جامع بر روی متد های تشخیص خطا و شِماهای تحمل پذیری در برابر خطا را برای FPGA ها و تنزل دستگاه ها و با هدف ایجاد یک مبنای قوی برای پژوهش های آینده در این حوزه ارائه میدهد. همه ی متد ها و شِماها از نظر کمی مقایسه شده اند و بعضی از آنها نیز مورد تأکید قرار گرفته اند.

     

  • پوریا قاضی گرد

نظرات  (۰)

هیچ نظری هنوز ثبت نشده است

ارسال نظر

ارسال نظر آزاد است، اما اگر قبلا در بیان ثبت نام کرده اید می توانید ابتدا وارد شوید.
شما میتوانید از این تگهای html استفاده کنید:
<b> یا <strong>، <em> یا <i>، <u>، <strike> یا <s>، <sup>، <sub>، <blockquote>، <code>، <pre>، <hr>، <br>، <p>، <a href="" title="">، <span style="">، <div align="">
تجدید کد امنیتی